

# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05275685 A

(43) Date of publication of application: 22.10.93

(51) Int CI

H01L 29/74 H01L 29/784

(21) Application number: 04073709

(22) Date of filing: 30.03.92

(71) Applicant

MITSUBISHI ELECTRIC CORP

(72) Inventor:

**TERAJIMA TOMOHIDE** 

# (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57) Abstract:

PURPOSE: To obtain a semiconductor device which is low in ON-state voltage, high in switching speed, and small in switching loss.

CONSTITUTION: An N- epitaxial layer 1 provided with a P+ substrate 2 and a projection 3, an N+ diffusion region 4, and a P+ diffusion region 13 are formed between electrodes 9 and 10, and control electrodes 6 are formed on an insulating film 5 sandwiching the N+ diffusion region 4 and the projection 3 between them. With the electrode 10 at a higher potential than the electrode 9, the patential at the control electrodes 6 is varied whereby a potential barrier is generated or conductivity modulation is produced inside the N epitaxial layer 1, so that a semiconductor device is turned ON or OFF. By this setup, holes injected at a turn-OFF time are extracted through the P+ diffusion region 13, and the P+ diffusion region 13 is lessened in resistance and distance without changing the N<sup>+</sup> diffusion region 4 in area when the holes are drawn out. Therefore, a semiconductor device can be lessened

in switching loss and enhanced in switching speed as kept low in ON-state voltage.

COPYRIGHT: (C)1993,JPO&Japio



# Japanese Patent Laid-Open Publication No. 05-275685

[0024]

FIG. 1 is a plan view and FIG. 2 is a cross sectional view, showing the structure of a semiconductor device according to a first embodiment of the invention. figures, the reference numeral "1" signifies an n epitaxial layer, the reference numeral "2" signifies a p<sup>+</sup> substrate, the reference numeral "3" signifies a convex portion formed on the surface of the n epitaxial layer 1, the reference numeral "4" signifies an n<sup>+</sup> diffusion region formed on the upper surface of the convex portion 3, the reference numeral "5" signifies an insulation film formed on the bottom surface and the right and left side surfaces of the convex portion 3 of the n epitaxial layer 1 and right and left side surfaces of the n<sup>+</sup> diffusion region 4, the reference numeral "6" signifies two gate electrodes arranged on the right and left sides of the convex portion 3, the reference numeral "8" signifies an insulation film, the reference numeral "7" signifies a p<sup>+</sup> diffusion region provided so as to contact an end portion of the n<sup>+</sup> diffusion region 4, the reference numeral "13" signifies a p<sup>+</sup> diffusion region formed in the surface of the n<sup>+</sup> diffusion region 4 so as to contact the insulation film 5, the reference numeral "9" signifies an Al-Si electrode formed so as to contact the n<sup>+</sup> diffusion region 4 and the p<sup>+</sup> diffusion region 13, and the reference numeral "10" signifies a metal electrode which contacts the p<sup>+</sup> substrate 2. In order to make it easier to understand the structure of the invention, FIG. 1 is the plan view showing the structure without the electrode 9 and the insulation film 8. FIG. 2 is the cross sectional view taken along line Y-Y in FIG. 2, and shows the electrodes and the like which are not shown in FIG. 1.

# [0025]

Next, the operation of the semiconductor device will be described with reference to FIG. 3 to FIG. 5. In FIG. 3, when the potential of the control electrode 6 with respect to the potential of the electrode 9 is decreased while the potential of the electrode 10 with respect to the potential of the electrode 9 is increased, depletion layers extending from the control electrodes 6 contact each other, whereby a potential barrier is generated in the convex portion 3 of the n epitaxial layer 1 located between the control electrodes 6. Therefore, an electron is prevented from flowing from the electrode 9 to the electrode 10. Thus, it is possible to prevent an electric current from flowing.

[0026]

Next, when the potential of the control electrode 6 with respect to the potential of the electrode 9 is increased, the potential barrier disappears, and an electron 12 starts flowing from the electrode 9 to the electrode 10. At the same time, holes 11 are injected from the p<sup>+</sup> substrate 2, and conductivity modulation is caused in the n epitaxial layer 1. As shown in FIG. 4, since the injected holes 11 are re-connected in the n epitaxial layer 1 or the n<sup>+</sup> diffusion region 4, conductivity modulation can be sufficiently caused. Thus, the semiconductor device can be turned ON. At this time, the entire surface of the n<sup>+</sup> diffusion region 4 contacting the n epitaxial layer 1 is used. Therefore, an ON-voltage is not increased as compared to the conventional cases.

# [0027]

Next, when the potential of the control electrode 6 with respect to the potential of the electrode 9 is decreased again, a potential barrier is caused again in the convex portion 3 located between the control electrodes 6, and an electronic current is prevented from flowing from the electrode 9 to the electrode 10. At the same time, as shown in FIG. 5, the injected holes 11 move so as to accumulate on the surface of the insulation film 5, permeate through a p inversion layers formed on the side surfaces of the n<sup>+</sup> diffusion region 4 facing the electrodes 6, and extracted from the p<sup>+</sup> diffusion region 13 to the electrode 9. Thus, the semiconductor device can be turned OFF.

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-275685

(43)公開日 平成5年(1993)10月22日

(51)Int:CL<sup>8</sup>

識別配号

F.I

技術表示箇所

H01L 29/74

С D

29/784

9168-4M

庁内整理番号

H01L 29/78

審査請求 未請求 請求項の数6(全22頁)

(21)出願番号

(22)出題日

特願平4-73709

平成 4 年(1992) 3 月30日

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 寺島 知秀

福岡市西区今宿東1丁目1番1号 三菱電

機株式会社福岡製作所内

(74)代理人 弁理士 高田 守

# (54) 【発明の名称】 半導体装置及びその製造方法


# (57)【要約】

(修正有)

【目的】 オン電圧が低く、スイッチングスピードが速 く、スイッチングロスの小さい半導体装置を得る。

【構成】 電極9, 10の間にp・基板2と凸部3を有 するn゚ エピタキシャル層lとn゚ 拡散領域4とp゚ 拡 散領域13が形成されており、凸部3とn・拡散領域4 を挟んで絶縁膜5の上に制御電極6が形成されている。 電極9に対して電極10の電位を上げた状態で、制御電 極6の電位を上下することによって、n- エピタキシャ ル層1でポテンシャルバリアーが生じたり、伝導度変調 を起こしたりすることにより半導体装置がターンオフ、 ターンオン状態になる。

【効果】 n・拡散領域4の面積を変えずに、ターンオ フ時に注入されたホールがp・拡散領域13を介して引 き抜かれ、ホールを引き抜くときの抵抗が小さく距離が 短くなる。従ってオン電圧を低く保ったまま、スイッチ ングロスが小さくスイッチングスピードが速くなる。



### 【特許請求の範囲】

【請求項1】 第1主面と第2主面とを有する第1導電型の第1の半導体層と、

前記第1の半導体層の前記第1主面上に形成された第2 導電型の第2の半導体層とを備え、

前記第1の半導体層は前記第2主面上に選択的に形成された凸部を有し、

前記凸部の上面に形成された前記第1の半導体層より低抵抗の第1導電型の第1の半導体領域と、

前記第1の半導体層の前記凸部及び前記第1の半導体領 10 域の一方側面に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の制御電極と、 前記一方側面に対向する前記凸部及び前記第1の半導体 領域の他方側面に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第2の制御電極と、 前記第1の半導体領域の表面に前記第1の絶縁膜に接し て選択的に形成された第2導電型の第2の半導体領域 と、

前記第1の半導体領域の表面に前記第2の絶縁膜に接して選択的に形成された第2導電型の第3の半導体領域と、

前記第1及び第2の制御電極とは独立し、前記第1、第 2及び第3の半導体領域に接して形成された第1の主電 極と、

前記第2の半導体層に接して形成された第2の主電極と、

をさらに備えた半導体装置。

【請求項2】 第1主面と第2主面とを有する第1導電型の第1の半導体層と、

前記第1の半導体層の前記第1主面上に形成された第2 導電型の第2の半導体層とを備え、

前記第1の半導体層の前記第2主面上に選択的に形成された凸部を有し、

前記凸部の上面に形成された前記第1の半導体層より低抵抗の第1導電型の第1の半導体領域と、

前記第1の半導体層の前記凸部及び前記第1の半導体領域の一方側面に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の制御電極と、 前記一方側面に対向する前記凸部及び前記第1の半導体 領域の他方側面に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第2の制御電極と、

前記第1及び第2の絶縁膜に共に接するように、前記第 1の半導体領域表面に選択的に形成され、該第1及び第 2の絶縁膜に沿って並んだ複数の独立した離散的な領域 よりなる第2導電型の第2の半導体領域と、

前記第1及び第2の制御電極とは独立し、前記第1及び 第2の半導体領域に接して形成された第1の主電極と、 前記第2の半導体層に接して形成された第2の主電極

をさらに備えた半導体装置。

【請求項3】 第1主面と第2主面とを有する第1導電型の第1の半導体層と、

2

前記第1の半導体層の前記第1主面上に形成された第2 導電型の第2の半導体層と、

前記第1の半導体層の前記第2主面上に選択的に形成された第2導電型の第1の半導体領域と、

前記第1の半導体領域の表面に選択的に形成された前記 第1の半導体層より低抵抗の第1導電型の第2の半導体 領域と、

の 前記第1の半導体領域及び前記第2の半導体領域の一方側面に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の制御電極と、 前記一方側面に対向する前記第1及び第2の半導体領域 の他方側面に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第2の制御電極と、 前記第1の半導体領域の表面に前記第1の絶縁膜に接し て選択的に形成された第2導電型の第3の半導体領域 と、

前記第1の半導体領域の表面に前記第2の絶縁膜に接し 20 て選択的に形成された第2導電型の第4の半導体領域 と

前記第1及び第2の制御電極とは独立し、前記第2、第 3及び第4の半導体領域に接して形成された第1の主電 極と、

前記第2の半導体層に接して形成された第2の主電極 と

を備えた半導体装置。

【請求項4】 第1主面と第2主面とを有する第1導電型の第1の半導体層と、

6 前記第1の半導体層の前記第1主面上に形成された第2 導電型の第2の半導体層と、

前記第1の半導体層の前記第2主面上に選択的に形成された第2導電型の第1の半導体領域と、

前記第1の半導体領域表面に選択的に形成された前記第 1の半導体層より低抵抗の第1導電型の第2の半導体領域と、

前記第1の半導体領域及び前記第2の半導体領域の一方側面に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の制御電極と、

の前記一方側面に対向する前記第1及び第2の半導体領域の他方側面に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第2の制御電極と、

前記第1及び第2の絶縁膜に共に接するように、前記第 1の半導体領域表面に選択的に形成され、該第1及び第 2の絶縁膜に沿って並んだ複数の独立した離散的な領域 よりなる第2導電型の第3の半導体領域と、

前記第1及び第2の制御電極とは独立し、前記第2及び 第3の半導体領域に接して形成された第1の主電極と、 前記第2の半導体層に接して形成された第2の主電極

50 と、

を備えた半導体装置。

【請求項5】 (a)第1主面と第2主面とを有する第 1導電型の第1の半導体層の前記第1主面上に第2導電 型の第2の半導体層を形成する工程と、

- (b) 前記第1の半導体層の前記第2主面上に選択的に 凸部を形成する工程と、
- (c) 前記第1の半導体層の前記凸部の上面に該第1の 半導体層より低抵抗の第1導電型の第1の半導体領域を 選択的に形成する工程と、
- (d)前記第1の半導体層の前記凸部及び前記第1の半 10 導体領域の一方側面に第1の絶縁膜を形成する工程と、
- (e) 前記第1の絶縁膜上に第1の制御電極を形成する 工程と、
- (f)前記一方側面に対向する前記凸部及び前記第1の 半導体領域の他方側面に第2の絶縁膜を形成する工程 と
- (g)前記第2の絶縁膜上に第2の制御電極を形成する 工程と、
- (h)前記第1の半導体領域の表面に第2導電型の第2 の半導体領域を前記第1の絶縁膜に接して選択的に形成 20 する工程と
- (i)前記第1の半導体領域の表面に第2導電型の第3の半導体領域を前記第2の絶縁膜に接して選択的に形成する工程と、
- (j)前記第1及び第2の制御電極とは独立し、前記第 1、第2及び第3の半導体領域に接した第1の主電極を 形成する工程と、
- (k)前記第2の半導体層に接した第2の主電極を形成する工程と、

を備えた半導体装置の製造方法。

【請求項6】 前記工程(b)と前記工程(c)と前記 工程(h)と前記工程(i)が、

前記第1の半導体層の前記第2主面に選択的に第1導電型の不純物を拡散して該第1の半導体層より低抵抗の前記第1の半導体傾域を形成する工程と、

該第1の半導体領域の表面に選択的に第2導電型の不純物を拡散して同時に前記第2及び第3の半導体領域を形成する工程と、

前記第1、第2及び第3の半導体領域と前記第1の半導体層の一部を選択的に同時にエッチングして該第1、第 40 2及び第3の半導体領域と該第1の半導体層が凸状になるように一対の溝を形成する工程とを備え、

前記工程(d)と前記工程(f)が、

前記一対の溝の表面に絶縁膜を形成することにより前記 第1及び第2の絶縁膜を同時に形成する工程を備え、

前記工程(e)と前記工程(g)が、

前記絶縁膜が形成された前記一対の潜内に導電体を形成 することにより前記第1及び第2の制御電極を同時に形 成する工程を備えた請求項5記載の半導体装置の製造方 法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、制御電極の電圧によって動作する半導体装置に関し、特にその半導体装置の動作特性を改善するための技術に関するものである。 【0002】

[従来の技術] 図30は従来の半導体装置の構造を示す 平面図、図31は従来の半導体装置の構造を示す斜視断 面図である。図31は図30におけるX-X斜視断面図 であり、断面構造を分かりやすくするため制御電極等の 一部を省いている。図30及び図31において、1はn - エピタキシャル層、2はp・基板、3はn- エピタキ シャル層1の表面に形成された凸部、4はn-エピタキ シャル層1の表面に形成された凸部3の上面に形成され たn・拡散領域、5は凸部3及びn・拡散領域4の側面 に形成された絶縁膜、6は凸部3及びn・拡散領域4を 挟んで絶縁膜5の上に形成された一対の制御電極、7は n・拡散領域4の終端部のn-エピタキシャル層1に形 成されたp・拡散領域、8はp・拡散領域の一部、n・ 拡散領域4の一部及び制御電極6の上に形成された絶縁 膜、9はn・拡散領域4及びp・拡散領域7にコンタク トするように形成され他の部分とは絶縁膜8で分離され ているAl-Si電極、10はp\*基板2にコンタクト している金属電極である。

【0003】次に、この半導体装置の動作を図32万至図34を用いて説明する。図32において、電極9に対する電極10の電位を上げた状態で電極9に対する制御電極6の電位を下げていくと、制御電極6の間にあるn-エピタキシャル層1の凸部3に、制御電極6から伸びる空乏層が互いに接することによりポテンシャルバリアーが生じる。そのため、電極9から電極10に向かって電子が流れなくなる。このようにして、電流阻止状態にすることができる。

【0004】次に、電極9に対する制御電極6の電位を上げていくと、前記ポテンシャルバリアーは消失し、電極9から電極10に向かって電子12が流れ始める。とれと同時にp\*基板2からホール11が注入され、n-エピタキシャル層1で伝導度変調を起こす。図33に示すように、注入されたホール11は、n-エピタキシャル層1もしくはn\*拡散領域4で再接合するか、またはp\*拡散領域7に吸収される。このようにして、半導体装置がターンオンすることができる。

【0005】次に、電極9に対する制御電極6の電位を再び下げていくと、制御電極6の間の凸部3に再びポテンシャルバリアーが生じ、電子電流が電極9から電極1 0に向かって流れなくなってくる。そして、図34に示すように、との時同時に、注入されたホール11は絶縁膜5の表面に蓄積するようにして表面部分を伝い、p\*拡散領域7に転流される。とのようにして半導体装置は50 ターンオフすることができる。 10

[0006]

【発明が解決しようとする課題】従来の半導体装置は以上のように構成されているため、オン電圧を減少させようとして、p・拡散領域7に対するn・拡散領域4の面積を大きくすると、ターンオフ時のホール11の転流に時間がかかり、スイッチングスピードの低下やスイッチングロスの増大をもたらす。

【0007】逆に、p・拡散領域7に対するn・拡散領域4の面積を小さくするとスイッチングスピードとスイッチングロスは改善されるが、オン状態で注入されたホールの多くがp・拡散領域7に転流してしまうため、n・拡散領域4近傍のn・エピタキシャル層1が十分な伝導度変調を受けなくなりオン電圧の上昇をもたらす。

[0008] とのように、従来の半導体装置ではオン電 圧とスイッチングスピード、スイッチングロスがトレー ドオフの関係にあり、両者を同時に改善することが難し いという問題点があった。

【0009】との発明は上記のような問題点を解決するためになされたもので、オン電圧が低く、スイッチングスピードが速く、スイッチングロスが小さい半導体装置 20を得ることを目的とする。

[0010]

【課題を解決するための手段】第1の発明に係る半導体 装置は、第1主面と第2主面とを有する第1導電型の第 1の半導体層と、前記第1の半導体層の前記第1主面上 に形成された第2導電型の第2の半導体層とを備え、前 記第1の半導体層は前記第2主面上に選択的に形成され た凸部を有し、前記凸部の上面に形成された前記第1の 半導体層より低抵抗の第1導電型の第1の半導体領域 と、前記第1の半導体層の前記凸部及び前記第1の半導 体領域の一方側面に形成された第1の絶縁膜と、前記第 1の絶縁膜上に形成された第1の制御電極と、前記一方 側面に対向する前記凸部及び前記第1の半導体領域の他 方側面に形成された第2の絶縁膜と、前記第2の絶縁膜 上に形成された第2の制御電極と、前記第1の半導体領 域の表面に前記第1の絶縁膜に接して選択的に形成され た第2導電型の第2の半導体領域と、前記第1の半導体 領域の表面に前記第2の絶縁膜に接して選択的に形成さ れた第2導電型の第3の半導体領域と、前記第1及び第 2の制御電極とは独立し、前記第1、第2及び第3の半 40 導体領域に接して形成された第1の主電極と、前記第2 の半導体層に接して形成された第2の主電極とをさらに 備えて構成されている。

【0011】また、第2の発明に係る半導体装置は、第 1主面と第2主面とを有する第1導電型の第1の半導体 層と、前記第1の半導体層の前記第1主面上に形成され た第2導電型の第2の半導体層とを備え、前記第1の半 導体層の前記第2主面上に選択的に形成された凸部を有 し、前記凸部の上面に形成された前記第1の半導体層よ り低抵抗の第1導電型の第1の半導体領域と、前記第1 の半導体層の前記凸部及び前記第1の半導体領域の一方側面に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第1の制御電極と、前記一方側面に対向する前記凸部及び前記第1の半導体領域の他方側面に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された第2の制御電極と、前記第1及び第2の絶縁膜に共に接するように、前記第1の半導体領域表面に選択的に形成され、該第1及び第2の絶縁膜に沿って並んだ複数の独立した離散的な領域よりなる第2導電型の第2の半導体領域と、前記第1及び第2の制御電極とは独立し、前記第1及び第2の半導体領域に接して形成された第1の主電極と、前記第2の半導体層に接して形成された第2の主電極とをさらに備えて構成されてる。

【0012】また、第3の発明に係る半導体装置は、第 1主面と第2主面とを有する第1導電型の第1の半導体 層と、前記第1の半導体層の前記第1主面上に形成され た第2導電型の第2の半導体層と、前記第1の半導体層 の前記第2主面上に選択的に形成された第2導電型の第 1の半導体領域と、前記第1の半導体領域の表面に選択 的に形成された前記第1の半導体層より低抵抗の第1導 電型の第2の半導体領域と、前記第1の半導体領域及び 前記第2の半導体領域の一方側面に形成された第1の絶 縁膜と、前記第1の絶縁膜上に形成された第1の制御電 極と、前記一方側面に対向する前記第1及び第2の半導 体領域の他方側面に形成された第2の絶縁膜と、前記第 2の絶縁膜上に形成された第2の制御電極と、前記第1 の半導体領域の表面に前記第1の絶縁膜に接して選択的 に形成された第2導電型の第3の半導体領域と、前記第 1の半導体領域の表面に前記第2の絶縁膜に接して選択 的に形成された第2導電型の第4の半導体領域と、前記 第1及び第2の制御電極とは独立し、前記第2、第3及 び第4の半導体領域に接して形成された第1の主電極 と、前記第2の半導体層に接して形成された第2の主電 極とを備えて構成されている。

【0013】また、第4の発明に係る半導体装置は、第 1主面と第2主面とを有する第1導電型の第1の半導体 層と、前記第1の半導体層の前記第1主面上に形成され た第2導電型の第2の半導体層と、前配第1の半導体層 の前記第2主面上に選択的に形成された第2導電型の第 1の半導体領域と、前記第1の半導体領域表面に選択的 に形成された前記第1の半導体層より低抵抗の第1導電 型の第2の半導体領域と、前記第1の半導体領域及び前 記第2の半導体領域の一方側面に形成された第1の絶縁 膜と、前記第1の絶縁膜上に形成された第1の制御電極 と、前記一方側面に対向する前記第1及び第2の半導体 領域の他方側面に形成された第2の絶縁膜と、前記第2 の絶縁膜上に形成された第2の制御電極と、前記第1及 び第2の絶縁膜に共に接するように、前記第1の半導体 領域表面に選択的に形成され、該第1及び第2の絶縁膜 に沿って並んだ複数の独立した離散的な領域よりなる第

10

30

2導電型の第3の半導体領域と、前記第1及び第2の制 御電極とは独立し、前記第2及び第3の半導体領域に接 して形成された第1の主電極と、前記第2の半導体層に 接して形成された第2の主電極とを備えて構成されてい

【0014】また、第5の発明に係る半導体装置の製造 方法は、(a)第1主面と第2主面とを有する第1導電 型の第1の半導体層の前記第1主面上に第2導電型の第 2の半導体層を形成する工程と、(b)前記第1の半導 体層の前記第2主面上に選択的に凸部を形成する工程 と、(c) 前記第1の半導体層の前記凸部の上面に該第 1の半導体層より低抵抗の第1導電型の第1の半導体領 域を選択的に形成する工程と、(d)前記第1の半導体 層の前記凸部及び前記第1の半導体領域の一方側面に第 1の絶縁膜を形成する工程と、(e)前記第1の絶縁膜 上に第1の制御電極を形成する工程と、(f)前記一方 側面に対向する前記凸部及び前記第1の半導体領域の他 方側面に第2の絶縁膜を形成する工程と、(g)前記第 2の絶縁膜上に第2の制御電極を形成する工程と、

(h) 前記第1の半導体領域の表面に第2導電型の第2 の半導体領域を前記第1の絶縁膜に接して選択的に形成 する工程と、(i)前配第1の半導体領域の表面に第2 導電型の第3の半導体領域を前記第2の絶縁膜に接して 選択的に形成する工程と、(j)前記第1及び第2の制 御電極とは独立し、前配第1、第2及び第3の半導体領 域に接した第1の主電極を形成する工程と、(k)前記 第2の半導体層に接した第2の主電極を形成する工程と を備えて構成されている。

【0015】また、第6の発明に係る半導体装置の製造 方法は、前記工程(b)と前記工程(c)と前記工程 (h) と前記工程 (i) が、前記第1の半導体層の前記 第2主面に選択的に第1導電型の不純物を拡散して該第 1の半導体層より低抵抗の前記第1の半導体領域を形成 する工程と、該第1の半導体領域の表面に選択的に第2 導電型の不純物を拡散して同時に前記第2及び第3の半 導体領域を形成する工程と、前記第1、第2及び第3の 半導体領域と前記第1の半導体層の一部を選択的に同時 にエッチングして該第1、第2及び第3の半導体領域と 該第1の半導体層の第2主面が凸状になるように一対の 溝を形成する工程とを備え、前記工程(d)と前記工程 40 (f)が、前記一対の溝の表面に絶縁膜を形成すること により前記第1及び第2の絶縁膜を同時に形成する工程 を備え、前記工程(e)と前記工程(g)が、前記絶縁 膜が形成された前記一対の溝内に導電体を形成すること により前記第1及び第2の制御電極を同時に形成する工 程を備えて構成されている。

## [0016]

【作用】第1の発明における第2導電型の第2の半導体 領域と第2導電型の第3の半導体領域とは、第1及び第 2の制御電極を第1の主電極に対して適当にパイアスす

ることにより半導体装置をターンオフするとき、第1及 び第2の制御電極に対面する第1の半導体領域に形成さ れる反転層を通して注入されたキャリアを引き抜く役割 を果たす。従って、キャリアが引き抜かれるときの抵抗 が小さく、引き抜かれるキャリアが移動する距離が短く なるので、スイッチングロスが小さくこかつスイッチン グスピードも速くなる。そして、第1の半導体領域の全 体がターンオンとターンオフに使われるため、キャリア の転流が少なく、伝導度変調を起とさせる第1の半導体 領域の面積効率がよいので、オン電圧の上昇を防ぐとと ができる。

【0017】また、第2の発明における第2導電型の第 2の半導体領域は、第1及び第2の制御電極を第1の主 電極に対して適当にバイアスすることにより半導体装置 をターンオフするとき、第1及び第2の制御電極に対面 する第1の半導体領域に形成される反転層を通して注入 されたキャリアを引き抜く役割を果たす。従って、キャ リアが引き抜かれるときの抵抗が小さく、引き抜かれる キャリアが移動する距離が短くなるので、スイッチング ロスが小さく、かつスイッチングスピードも速くなる。 そして、第1の半導体領域の全体がターンオンとターン オフに使われるため、キャリアの転流が少なく、伝導度 変調を起こさせる第1の半導体領域の面積効率がよいの で、オン電圧の上昇を防ぐことができる。

【0018】また、第3の発明における第2導電型の第 3の半導体領域と第2導電型の第4の半導体領域とは、 第1及び第2の制御電極を第1の主電極に対して適当に バイアスすることにより半導体装置をターンオフすると き、第1及び第2の制御電極に対面する第2の半導体領 域に形成される反転層を通して注入されたキャリアを引 き抜く役割を果たす。従って、キャリアが引き抜かれる ときの抵抗が小さく、引き抜かれるキャリアが移動する 距離が短くなるので、スイッチングロスが小さく、かつ スイッチングスピードも速くなる。そして、第2の半導 体領域の全体がターンオンとターンオフに使われるた め、キャリアの転流が少なく、伝導度変調を起こさせる 第2の半導体領域の面積効率がよいので、オン電圧の上 昇を防ぐことができる。

【0019】さらに、第2導電型の第1の半導体領域と 第1導電型の第1の半導体層の間で直接耐圧を保持する ため半導体装置を薄くすることができる。また、例えば 第1の半導体領域の不純物濃度を調整することにより、 第1及び第2の制御電極をバイアスしない状態で半導体 装置をオフ状態にすることもできる。

【0020】また、第4の発明における第2導電型の第 3の半導体領域は、第1及び第2の制御電極を第1の主 電極に対して適当にパイアスすることにより半導体装置 をターンオフするとき、第1及び第2の制御電極に対面 する第2の半導体領域に形成される反転層を通して注入 されたキャリアを引き抜く役割を果たす。従って、キャ

リアが引き抜かれるときの抵抗が小さく、引き抜かれる キャリアが移動する距離が短くなるので、スイッチング ロスが小さく、かつスイッチングスピードも速くなる。 そして、第2の半導体領域の全体がターンオンとターン オフに使われるため、キャリアの転流が少なく、伝導度 変調を起こさせる第2の半導体領域の面積効率がよいの で、オン電圧の上昇を防ぐことができる。

【0021】さらに、第2導電型の第1の半導体領域と 第1導電型の第1の半導体層の間で直接耐圧を保持する ため半導体装置を薄くすることができる。また、例えば 10 第1の半導体領域の不純物濃度を調整することにより、 第1及び第2の制御電極をバイアスしない状態で半導体 装置をオフ状態にすることもできる。

【0022】また、第5の発明の半導体装置の製造方法における前記第1の半導体領域の表面に第2導電型の第2の半導体領域を前記第1の絶縁膜に接して選択的に形成する工程と、前記第1の半導体領域の表面に第2導電型の第3の半導体領域を前記第2の絶縁膜に接して選択的に形成する工程とは、第1の半導体領域の表面に第2及び第3の半導体領域を形成するため、例えばイオン注20入法等により第2及び第3の半導体領域を形成するため、例えばイオン注20入法等により第2及び第3の半導体領域を容易に形成することができる。

【0023】また、第6の発明の半導体装置の製造方法における第1の半導体領域の表面に選択的に第2導電型の不純物を拡散して同時に前記第2及び第3の半導体領域を形成する工程は、第1の半導体領域の表面に第2導電型の半導体領域を不純物の拡散で形成するため、第2及び第3の半導体領域を同時に、かつ容易に形成するととができる。

#### [0024]

【実施例】以下、との発明の第1実施例について図1乃 至図5を用いて説明する。図1及び図2はこの発明の第 1実施例による半導体装置の構造を示す平面図及び断面 図である。図において、1はn-エピタキシャル層、2 はp・基板、3はn エピタキシャル層1の表面に形成 された凸部、4は凸部3の上面に形成された n・拡散領 域、5はn エピタキシャル層1の凸部3の下面と左右 の側面及びn・拡散領域4の左右の側面に形成された絶 緑膜、6は凸部3の左右にある2つのゲート電極、8は 絶縁膜、7はn・拡散領域4の終端部に設けられたp・ 拡散領域、13はn・拡散領域4の表面に絶縁膜5に接 するように形成されたp\*拡散領域、9はn\*拡散領域 4及びp・拡散領域13にコンタクトするように形成さ れたAl-Si電極、10はp・基板2コンタクトして いる金属電極である。なお、図1には、この発明の構造 を分かりやすくするために電極9及び絶縁膜8を除いた 平面図を示し、図2には、図1のY-Y断面図を、図1 で省かれていた電極等も記載して示してある。

【0025】次に、との半導体装置の動作を図3乃至図 5を用いて説明する。図3において、電極9に対する電 50

極10の電位を上げた状態で電極9に対する制御電極6の電位を下げていくと、制御電極6の間にあるn エピタキシャル層1の凸部3に、制御電極6から伸びる空乏層が互いに接することによりポテンシャルバリアーが生じる。そのため、電極9から電極10に向かって電子が流れなくなる。このようにして、電流阻止状態にすることができる。

【0026】次に、電極9に対する制御電極6の電位を上げていくと、前記ポテンシャルバリアーは消失し、電極9から電極10に向かって電子12が流れ始める。とれと同時にp・基板2からホール11が注入され、n・エピタキシャル層1で伝導度変調を起こす。図4に示すように、注入されたホール11は、n・エピタキシャル層1もしくはn・拡散領域4で再接合するので、十分に伝導度変調を起こすことができる。このようにして、半導体装置をターンオンすることができる。この時n・拡散領域4のn・エピタキシャル層1に接する面が全て使われており、従来に比べてオン電圧の上昇はない。

【0027】次に、電極9に対する制御電極6の電位を再び下げていくと、制御電極6の間の凸部3に再びボテンシャルバリアーが生じ、電子電流が電極9から電極10に向かって流れなくなってくる。そして、図5に示すように、この時同時に、注入されたホール11は絶縁膜5の表面に蓄積するようにして表面を伝い、電極6と対面するn・拡散領域4の側面に形成されたp反転層を通って、p・拡散領域4の側面に形成されたp反転層を通って、p・拡散領域13から電極9へと引き抜かれる。このようにして半導体装置はターンオフすることができる。従って、ホール11が引き抜かれるときの抵抗が小さく、引き抜かれるホール11が移動する距離が短くなるので、スイッチングロスが小さく、かつスイッチングスピードも速くなる。

【0028】とのような構造を有する半導体装置では、n・拡散領域4を大きくしてオン電圧を下げても、p・拡散領域13を適当に形成すれば、ホール11を引き抜くときの抵抗及び距離にはあまり影響せず、スイッチングロスが小さく、スイッチングスピードも速く、かつオン電圧の低い半導体装置を形成することが可能となる。なお、図において点線は等電位線を示している。また、従来ホール11の引き抜きに用いられていたp・拡散領域7は、終端部分の電界集中の緩和に寄与し、ホール11の引き抜きの役目は殆ど果たさしていない。

[0029]次に、この発明の第2実施例について図6 乃至図8を用いて説明する。図6は第2実施例による半 導体装置の断面図である。図において、14はn エピ タキシャル層1の一方主面に形成されたp・拡散領域 で、金属電極10にコンタクトしている。また、金属電 極10はn エピタキシャル層1にもコンタクトしてい る。そして、他の第1実施例と同一符号の部分は第1実 施例と同一もしくは相当部分を示す。

0 【0030】まず、電流阻止状態における動作が第1実

施例の半導体装置と同様である。そして、電流阻止状態から電極9に対する制御電極6の電位を上げていくと、ポテンシャルバリアーは消失し、電極10に向かって電子が流れはじめる。この電子電流による電圧降下でp・拡散領域14とn・エピタキシャル層1の間に順バイアスが加わり、p・拡散領域14からホール11が注入され、n・エピタキシャル層1で伝導度変調を起こす。図7に示すように、注入されたホール11は、ほとんど全てn・エピタキシャル層1若しくはn・拡散領域4で再結合するので、十分に伝導度変調を起こすことができる。このようにして、半導体装置はターンオンすることができる。

【0031】次に、電極9に対する制御電極6の電位を再び下げていくと、電極6の間の凸部3に再びポテンシャルバリアーが生じ、電子電流が電極9から電極10に向かって流れなくなってくる。同時に、図8に示すように、注入されたホール11は絶縁膜5の表面に蓄積するようにして表面を伝い、制御電極6と対面するn・拡散領域4の側面に形成されたp反転層を通って、p・拡散領域13から電極9へと引き抜かれる。このようにして 20 ターンオフすることができる。

 ${0032}$ また、ターンオフ時において $p^*$ 拡散領域 14からの注入が速い時点で止まることと、 $n^-$  エピタキシャル層 1内の電子電流は電極 10 と $n^-$  エピタキシャル層 1が接している部分を主として流れることとにより、ターンオフスピードを速くし、ターンオフロスを少なくすることができる。

【0033】次に、この発明の第3実施例について図9を用いて説明する。図9はこの発明の第3実施例による半導体装置の断面図である。図において、15はp\*基30板2の表面に形成されたn\*領域、16はp\*基板上に形成されたn\*半導体層である。そして、金属電極10は、p\*基板2とn\*領域15の両方にコンタクトしている。なお、他の第1実施例と同一符号は第1実施例と同一もしくは相当部分を示す。

【0034】図9に示した半導体装置の電極9に対する電極10の電位を上げた状態で、電極9に対する制御電極6の電位を下げていくと、電極5の間のn~エピタキシャル層1の凸部3に、空乏化により電子のエネルギーに対してポテンシャルバリアーが生じるため、電極9か 40 5電極10に向かって電子が流れなくなる。空乏層がn・半導体層16に達している場合には、n・半導体層16は空乏層がp・基板1に達するのを防ぐ機能を持つ。そして、他の実施例にn・半導体層16を用いても同様の効果を奏する。このようにして電流阻止状態にするととができる。

【0035】次に、電極9に対する制御電極6の電位を上げていくと、前記ポテンシャルバリアーは消失し、電極9から電極10に向かって電子が流れはじめる。これと同時に、p\*基板2からホール11が注入され、n

12

エピタキシャル層1で伝導度変調を起こす。注入されたホール11は、ほとんど全てn エピタキシャル層1もしくはn 半導体領域4で再結合するので、十分に伝導度変調を起こすことができる。このようにして、半導体装置をターンオンすることができる。

【0036】とこで、n・半導体層16はホール11の注入を抑える働きがあり、一般にはこの部分の構造で、ホール11の注入量の最適化を行っている。一方、n・領域15は高電流密度においてホール11の注入を抑える働きがある。従って、n・領域15とn・半導体層16を組み合わせることにより、定格電流以下ではより電流が流れやすく、定格電流以上は流れにくくて半導体装置が破壊しにくい特性が得られる。

【0037】次に、電極9に対する制御電極6の電位を再び下げていくと、制御電極6の間のn-エピタキシャル層1の凸部3にポテンシャルバリアーが生じ、電子電流が電極9から電極10に向かって流れなくなってくる。同時に、注入されたホール11は、絶縁膜5の表面に蓄積するようにして表面を伝い、制御電極6と対面するn・拡散領域4の側面に形成されたp反転層を通って、p・拡散領域13から電極9へと引き抜かれる。このようにして半導体装置はターンオフすることができる

【0038】次に、この発明の第4実施例について図10を用いて説明する。図10はこの発明の第4実施例による半導体装置の断面図である。図において、17は絶縁膜6とn-エピタキシャル層1との間に形成されたp拡散領域である。なお、他の第1実施例と同一符号は第1実施例と同一もしくは相当部分を示す。

【0039】図10に示した半導体装置の電極9に対す る電極10の電位を上げた状態で、電極9に対する制御 電極6の電位を下げていくと、電極5の間のn-エピタ キシャル層1の凸部3に、空乏化により電子のエネルギ ーに対してポテンシャルバリアーが生じるため、電極9 から電極10に向かって電子が流れなくなる。このよう にして電流阻止状態にすることができる。このときp拡 散領域17は絶縁膜5とn エピタキシャル層1の間の 電界を緩和するので半導体装置がターンオフしたときの 耐圧がより出やすくなる。この様子を図11に示す。図 11(a)がp拡散層17がない場合の制御電極6付近 の等電位線、図11(b)がp拡散層17がある場合の 制御電極6付近の等電位線、図11(c)がp拡散層1 7がない場合のA-A'に沿った電界の分布を示す図、 図11(d)がp拡散層17がある場合のB-B'に沿 った電界の分布を示す図である。この図は理解を助ける ための概略図である。そして、との図から分かるように 制御電極6の深さを浅くしても耐圧が確保できるように なる。

【0040】次に、電極9に対する制御電極6の電位を 0 上げていくと、前記ポテンシャルバリアーは消失し、電 20

極9から電極10に向かって電子が流れはじめる。とれ と同時に、p・基板2から図4に示すと同様にホール1 1が注入され、n- エピタキシャル層 1 で伝導度変調を 起こす。注入されたホール11は、ほとんど全てn゚エ ピタキシャル層 1 もしくは n・ 半導体領域 4 で再結合す るので、十分に伝導度変調を起こすことができる。この ようにして、半導体装置をターンオンすることができ

【0041】次に、電極9に対する制御電極6の電位を 再び下げていくと、制御電極6の間のn゚ エピタキシャ ル層1の凸部3に、再びポテンシャルバリアーが生じ、 電子電流が電極9から電極10に向かって流れなくなっ てくる。図5に示すと同様に同時に、注入されたホール 11は絶縁膜5の表面のp拡散領域17に流れとみ、制 御電極6と対面するn・拡散領域4の側面に形成された p 反転層を通って、p・拡散領域13から電極9へと引 き抜かれる。このようにして半導体装置はターンオフす ることができる。ここでp拡散領域17はホール11の 引き抜きにおける抵抗を下げるのでターンオフスピード を速くし、ターンオフロスを少なくする効果がある。 【0042】次に、この発明の第5実施例について図1 2を用いて説明する。図12はこの発明の第5実施例に よる半導体装置の断面図である。図において、18はn ・ 拡散領域4とn‐ エピタキシャル層1の凸部3の上面 の間に形成されたp 領域である。なお、第1実施例と 同一符号は第1実施例と同一もしくは相当部分を示す。 【0043】図12に示した半導体装置の電極9に対す る電極10の電位を上げた状態で、電極9に対する制御 電極6の電位を下げていくと、電極5の間のn-エピタ キシャル層1の凸部3に、空乏化により電子のエネルギ 30 ーに対してポテンシャルパリアーが生じるため、電極9 から電極10に向かって電子が流れなくなる。 このよう にして電流阻止状態にすることができる。このとき p-領域18は空乏層がn・拡散領域4に達するのを防ぐ効 果があるので、制御電極6の電圧をあまり下げる必要が なくなり、ノーマリーオフも可能である。p- 領域18 の不純物濃度を上げた場合に、p- 領域18とn- エピ タキシャル層 1 の間で直接耐圧が保持できること、すな わちポテンシャルバリアーをつくらずに電流阻止状態に することが可能となる。そして、n-エピタキシャル層 1の表面に形成された凸部3をなくした例を図13に示 す。このように半導体装置を薄く構成することができ る。

【0044】次に、電極9に対する制御電極6の電位を 上げていくと、前記ポテンシャルバリアーは消失し、電 極9から電極10に向かって電子が流れはじめる。との 時、p 領域18が完全に空乏化した場合はn 拡散領 域4とp 領域18の接合全体から電子の注入が起と る。一方、p 領域18が完全に空乏化していない場合 でもp 領域18の制御電極6に対面した部分がn反転 50

してし、電子電流がこのn反転層を通ってながれること も可能である。これと同時に、p\* 基板2 からホール1 1が注入され、n エピタキシャル層 1 で伝導度変調を 起こす。注入されたホール11は、ほとんど全てn╴ェ ピタキシャル層1、p 類域18もしくはn 半導体領 域4で再結合するので、十分に伝導度変調を起こすこと ができる。との構造の場合は、npnpのサイリスタ構。 造になっているのでラッチ特性を示すことも考えられ る。このようにして、半導体装置をターンオンすること ができる。

14

【0045】次に、電極9に対する制御電極6の電位を 再び下げていくと、制御電極6の間のn- エピタキシャ ル層1の凸部3に再びポテンシャルバリアーが生じ、電 子電流が電極9から電極10に向かって流れなくなって くる。同時に、注入されたホール11は、絶縁膜5の表 面に蓄積するようにして表面を伝い、制御電極6と対面 するn・拡散領域4の側面に形成されたp反転層を通っ て、p\* 拡散領域13から電極9へと引き抜かれる。と のようにして半導体装置はターンオフすることができ る。

【0046】なお、上記第1から第5実施例ではp・拡 散領域13がn エピタキシャル層1に接していない場 合を示したが、例えば、第1実施例のような構造の場 合、図14に示すように、p・拡散領域13がn-エピ タキシャル層1に接していても良く、上記各実施例と同 様の効果を奏する。ただしこの場合、ターンオフする際 のホール 1 1 の引き抜きは、n・拡散領域 4 に形成され たp 反転層を通るだけでなく、直接p・拡散領域13を 通って引き抜かれる。また、第4及び第5実施例では、 p・拡散領域13が直接p拡散領域17やp-領域18 と接しないようにすることが必要である。

【0047】次に、第6の実施例について図15乃至図 16を用いて説明する。図15及び図16はこの発明の 第6実施例による半導体装置の構造を示す平面図及び断 面図である。図において、1はn~エピタキシャル層、 2はp\* 基板、3はn エピタキシャル層1の表面に形 成された凸部、4は凸部3の上面に形成されたn・拡散 領域、5はn-エピタキシャル層1の凸部3の下面と左 右の側面及びn・拡散領域4の左右の側面に形成された 絶縁膜、6は凸部3の左右にある2つのゲート電極、8 は絶縁膜、7はn゚ 拡散領域4の終端部に設けられたp ・拡散領域、20はn・拡散領域4の表面に左右の絶縁 膜5 に接するように形成された複数のp\* 拡散領域であ る。 とのp・拡散領域20は図に示すようにn・拡散領 域4にそれぞれ独立して離散的に形成されている。そし て、9はn・拡散領域4及びp・拡散領域20にコンタ クトするように形成されたA1-Si電極、10はp\* 基板2コンタクトしている金属電極である。なお、図1 5には、との発明の構造を分かりやすくするために電極 9及び絶縁膜8を除いた平面図を示し、図16には、図

15の2-2断面図を、図15で描かれていた制御電極 6の一部と絶縁膜5を省き、図15で省かれていた電極 等も一部記載して示してある。

【0048】とのように、第1実施例の半導体装置と は、n-拡散領域4K形成されたp・拡散領域が異なっ ている。すなわち、第1実施例では、断面図(図2)の 凸部3の左右に形成されている絶縁膜5に沿って形成さ れたp\* 拡散領域13であり、第6実施例では、断面図 (図2)の凸部3の左右に形成されている絶縁膜5に共 に接して形成されたp-拡散領域20である。しかし、 動作及び効果については、第1実施例と基本的に同様で あるが、第1実施例では凸部3の幅が電極9とp・拡散 領域13とのコンタクトの余裕によって制限されるが、 第6実施例ではコンタクトの余裕をみる必要がないの で、凸部3をより細かく形成することが可能となる。こ のことによって、ターンオフ時のポテンシャルバリアの 形成が容易になり、ターンオフスピードをさらに速く し、ターンオフロスをさらに少なくすることができる。 【0049】そのため、第6実施例と第2実施例から第 5実施例との組み合わせも可能であり、動作及び効果も 20 それぞれの実施例と同様である。まず、第6実施例と第 2実施例とを組み合わせた場合の断面図を図17に示 す。次に、第6実施例と第3実施例とを組み合わせた場 合の断面図を図18に示す。次に、第6実施例と第4実 施例とを組み合わせた場合の断面図を図19に示す。次 に、第6実施例と第5実施例とを組み合わせた場合の断 面図を図20及び図21に示す。

【0050】また、第6実施例についても、p・拡散領 域20がn‐ エピタキシャル層1に接していない場合を 示したが、例えば、第1実施例のような構造の場合、図 22に示すように、p・拡散領域20がn- エピタキシ ャル層1に接していても良く、上記各実施例と同様の効 果を奏する。ただしとの場合、ターンオフする際のホー ル11の引き抜きは、n. 拡散領域4に形成されたp反 転層を通るだけでなく、直接 p・ 拡散領域 2 0 を通って 引き抜くことも可能である。また、第2から第5実施例 との組み合わせについても同様であるが、第4及び第5 実施例では、p・拡散領域20が直接p拡散領域17や p 領域18と接しないようにすることが必要である。 【0051】次に、図1及び図2に示した半導体装置の 40 製造方法について、図23乃至図29を用いて説明す る。まず、p・基板31上にエピタキシャル成長法によ りn-エピタキシャル暦32を形成する。

【0052】次に、図23に示すように、n エピタキ シャル層31上にレジストを形成したのち、レジストを マスクとしてn型の不純物を注入し、レジスト除去後、 アニールを行って、n・拡散領域33を形成する。

【0053】次に、図24に示すように、n・拡散領域 33上の全面に下敷き酸化膜34を形成し、下敷き酸化 膜34の上にレジスト35を形成する。その後、レジス 50

ト35をパターニングして不純物注入用の窓を開ける。

【0054】次に、図25に示すように、レジスト35 に開けた窓からp型の不純物を注入し、アニールを行い p・拡散領域36を形成する。

【0055】次に、図26に示すように、下敷き酸化膜

34及びレジスト35を除去し、改めて下敷き酸化膜3 7及び窒化膜38を形成する。その後、下敷き酸化膜3 7及び窒化膜38のパターニングを行う。

【0056】次に、図27に示すように、パターニング された下敷き酸化膜37及び窒化膜38をマスクとし て、n エピタキシャル層32の途中まで深くエッチン グして、溝41を選択的に形成する。とのエッチングは ドライエッチングでも他の異方性エッチングでもよい。 [0057]次に、図28に示すように、溝41の内面 に酸化膜39を薄く形成した後、溝41の内部を含む全 面にポリシリコンを堆積し、エッチバックを行って溝4 1の内部のみにポリシリコンを残すことにより、ゲート 電極40を形成する。その後、全面に熱酸化法により酸 化膜42を形成する。

【0058】次に、図29に示すように、窒化膜38上 の酸化膜42の膜厚の薄さを利用して、酸化膜エッチン グを行い、窒化膜38だけ露出させ、さらに、窒化膜エ ッチングを行って窒化膜38を除去する。そして、下敷 き酸化膜37をパターニングし、全面にアルミーシリコ ンをスパッタ堆積して電極43を形成する。その後、さ らに電極44を形成する。

[0059] なお、図27に示す溝41を形成した後、 図35に示すようにn-エピタキシャル層32の表面に p型不純物を拡散することにより、p拡散層45を形成 する。このように、図10に示すp拡散領域17を容易 に形成でき、その後は、前記実施例と同様の工程を経て 図10に示した第4実施例による半導体装置を容易に形 成することができる。このとき、n・拡散領域33中で はn型不純物の濃度が高いためp型の領域は形成されな いい

#### [0060]

[発明の効果]以上のように、請求項1記載の発明によ れば、半導体装置が第2導電型の第2の半導体領域と第 2 導電型の第3の半導体領域とを備えて構成されてお り、前記第2の半導体領域及び第3の半導体領域は、半 導体装置をターンオフするとき、第1の半導体領域に形 成される反転層を通して注入されたキャリアを引き抜く 役割を果たすので、キャリアが引き抜かれるときの抵抗 が小さく、引き抜かれるキャリアが移動する距離が短く り、スイッチングロスが小さく、かつスイッチングスピ ードも速くなる。そして、第1の半導体領域の全体がタ ーンオンとターンオフに使われるため、オン電圧の上昇 を防ぐことができる。従って、従来トレードオフの関係・ にあったスイッチングロスの逓減及びスイッチングスピ ードの高速化とオン電圧の低下を同時に実現することが

できるという効果がある。

【0061】また、請求項2記載の発明によれば、半導 体装置が第2導電型の第2の半導体領域を備えて構成さ れており、前記第2の半導体領域は、半導体装置をター ンオフするとき、第1の半導体領域に形成される反転層 を通して注入されたキャリアを引き抜く役割を果たすの で、キャリアが引き抜かれるときの抵抗が小さく、引き 抜かれるキャリアが移動する距離が短くなるので、スイ ッチングロスが小さく、かつスイッチングスピードも速 くなる。そして、第1の半導体領域の全体がターンオン 10 とターンオフに使われるため、オン電圧の上昇を防ぐと とができる。従って、従来トレードオフの関係にあった スイッチングロスの逓減及びスイッチングスピードの高 速化とオン電圧の低下を同時に実現することができると いう効果がある。さらに、凸部をより細く形成すること ができ、ターンオフスピードをさらに速くし、ターンオー フロスをさらに少なくすることができるという効果があ る。

【0062】また、請求項3記載の発明によれば、半導体装置が第2導電型の第3の半導体領域と第2導電型の第4の半導体領域とを備えて構成されており、前記第3及び第4の半導体領域は、半導体装置をターンオフするとき、第2の半導体領域に形成される反転層を通して注入されたキャリアを引き抜く役割を果たすので、キャリアが引き抜かれるときの抵抗が小さく、引き抜かれるキャリアが移動する距離が短くなるので、スイッチングロスが小さく、かつスイッチングスピードも速くなる。そして、第2の半導体領域の全体がターンオンとターンオフに使われるため、オン電圧の上昇を防ぐことができる。従って、従来トレードオフの関係にあったスイッチングロスの逓減及びスイッチングスピードの高速化とオン電圧の低下を同時に実現することができるという効果がある。

【0063】さらに、半導体装置が第2導電型の第1の半導体領域を備えていおり、前記第2導電型の第1の半導体領域と第1導電型の第1の半導体層の間で直接耐圧を保持するため半導体装置を薄くすることができるという効果がある。また、例えば第1の半導体領域の不純物 譲度を調整することにより、第1及び第2の制御電極をパイアスしない状態で半導体装置をオフ状態にすること 40 ができるという効果がある。

【0064】また、請求項4記載の発明によれば、半導体装置が第2導電型の第3の半導体領域を備えて構成されており、前記第3の半導体領域は、半導体装置をターンオフするとき、第2の半導体領域に形成される反転層を通して注入されたキャリアを引き抜く役割を果たすので、キャリアが引き抜かれるときの抵抗が小さく、引き抜かれるキャリアが移動する距離が短くなるので、スイッチングロスが小さく、かつスイッチングスピードも速くなる。そして、第2の半導体領域の全体がターンオン 50

とターンオフに使われるため、オン電圧の上昇を防ぐととができる。従って、従来トレードオフの関係にあったスイッチングロスの通減及びスイッチングスピードの高速化とオン電圧の低下を同時に実現することができるという効果がある。さらに、第1及び第2の制御電極間の間隔を細くすることができ、ターンオフスピードをさらに速くし、ターンオフロスをさらに少なくすることができるという効果がある。

【0065】さらに、半導体装置が第2導電型の第1の半導体領域を備えて構成されており、前記第2導電型の第1の半導体領域と第1導電型の第1の半導体層の間で直接耐圧を保持するため半導体装置を薄くすることができるという効果がある。また、例えば第1の半導体領域の不純物濃度を調整することにより、第1及び第2の制御電極をバイアスしない状態で半導体装置をオフ状態にすることができるという効果がある。

[0066]また、請求項5記載の半導体装置の製造方法によれば、第1の半導体領域の表面に第2導電型の第2の半導体領域を前記第1の絶縁膜に接して選択的に形成する工程と、第1の半導体領域の表面に第2導電型の第3の半導体領域を前記第2の絶縁膜に接して選択的に形成する工程とを備えて構成されており、第2及び第3の半導体領域を容易に形成することができ、この発明に係る半導体装置を容易に製造することができるという効果がある。

【0067】また、請求項6記載の半導体装置の製造方法によれば、第1の半導体領域の表面に選択的に第2導電型の不純物を拡散して同時に前記第2及び第3の半導体領域を形成する工程を備えて構成されており、第2及び第3の半導体領域を容易に形成することができ、この発明に係る半導体装置を容易に製造することができるという効果がある。

## 【図面の簡単な説明】

【図1】この発明の第1実施例による半導体装置の平面 図である。

【図2】図1に示した半導体装置のY-Y断面図である。

【図3】 この発明の第1実施例による半導体装置の電流 阻止状態を示す断面図である。

0 【図4】との発明の第1実施例による半導体装置のターンオンの状態を示す断面図である。

【図5】この発明の第1実施例による半導体装置のターンオフの状態を示す断面図である。

【図6】この発明の第2実施例による半導体装置の断面 図である。

【図7】との発明の第2実施例による半導体装置のターンオンの状態を示す断面図である。

【図8】との発明の第2実施例による半導体装置のターンオフの状態を示す断面図である。

) 【図9】この発明の第3実施例による半導体装置の断面

図である。

【図10】との発明の第4実施例による半導体装置の断 面図である

19

【図11】図10及び図1に示した半導体装置の電界の 様子を示す図である。

【図12】との発明の第5実施例による半導体装置の断 面図である。

【図13】との発明の第5実施例による他の半導体装置の断面図である。

【図14】との発明の第1実施例による他の半導体装置の平面図である。

【図15】との発明の第6実施例による半導体装置の平面図である。

【図16】図15に示した半導体装置のZ - Z斜視断面 図である

【図17】この発明の第6実施例と第2実施例の組み合わせによる半導体装置の断面図である。

【図18】との発明の第6実施例と第3実施例の組み合わせによる半導体装置の断面図である。

【図19】この発明の第6実施例と第4実施例の組み合 20 わせによる半導体装置の断面図である。

【図20】この発明の第6実施例と第5実施例の組み合わせによる半導体装置の断面図である。

【図21】この発明の第6実施例と第5実施例の組み合わせによる他の半導体装置の断面図である。

【図22】との発明の第6実施例による他の半導体装置の平面図である。

【図23】との発明の半導体装置の製造工程を示す断面 図である。

【図24】この発明の半導体装置の製造工程を示す断面 30 図である。

【図25】この発明の半導体装置の製造工程を示す断面 図である。

【図26】この発明の半導体装置の製造工程を示す断面 図である。 \* 【図27】との発明の半導体装置の製造工程を示す断面 図である。

【図28】との発明の半導体装置の製造工程を示す断面 図である。

[図29] との発明の半導体装置の製造工程を示す断面 図である。

【図30】従来の半導体装置の平面図である。

【図31】図30に示した半導体装置のX-X斜視断面図である。

[図32]従来の半導体装置の電流阻止状態を示す斜視 断面図である。

【図33】従来の半導体装置のターンオンの状態を示す 斜視断面図である。

[図34]従来の半導体装置のターンオフの状態を示す 斜視断面図である。

【図35】との発明の半導体装置の他の製造工程を示す 断面図である。

【符号の説明】

1 n エピタキシャル層

20 2 p 基板

3 凸部

4 n' 拡散領域

5 絶縁膜

6 ゲート電極

7 p. 拡散領域

8 絶縁膜

9 A1-Si電極

10 金属電極

13 p 拡散領域

14 p 拡散領域

15 n 拡散領域


16 n°層

17 p拡散領域


18 p<sup>-</sup> 領域

【図15】

【図23】









4:n<sup>+</sup>拡散領域 5:絶縁膜 6:ゲート電振 7:p<sup>+</sup>拡散領域 13:p<sup>+</sup>拡散領域

【図2】




8:絶縁膜 9:Al一Si電極 10:金属電極

[図3]




[図4]









[図7]






(d)


[図12]




[図13]




【図16】







【図17】




[2]19]




[図21]




[図18]



[図20]




【図24】




【図25】 【図22】 36 ก+ -32 n**p**+ ח־ 【図27】 【図26】 n-【図35】 【図30】 ►X n\*

<u>~X</u>


【図28】




[図29]




[図31]




[図32]



【図33】



【図34】



#### 【手続補正書】

【提出日】平成4年10月12日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項3

【補正方法】変更

【補正内容】

【請求項3】 第1主面と第2主面とを有する第1導電型の第1の半導体層と、

前記第1の半導体層の前記第1主面上に形成された第2 選電型の第2の半導体層と、

前記第1の半導体層の前記第2主面上に選択的に形成された第2導電型の第1の半導体領域と、

前記第1の半導体領域の表面に選択的に形成された前記 第1の半導体層より低抵抗の第1導電型の第2の半導体 領域と

前記第1の半導体領域及び前記第2の半導体領域の一方側面に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の制御電極と、 前記一方側面に対向する前記第1及び第2の半導体領域 の他方側面に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第2の制御電極と、 前記<u>第2の半導体領域の表面に前記第1の絶縁膜に接して選択的に形成された第2</u>導電型の第3の半導体領域

前記<u>第2</u>の半導体領域の表面に前記第2の絶縁膜に接して選択的に形成された第2導電型の第4の半導体領域

前記第1及び第2の制御電極とは独立し、前記第2、第 3及び第4の半導体領域に接して形成された第1の主電 極と、

前記第2の半導体層に接して形成された第2の主電極 と、

を備えた半導体装置。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項4

【補正方法】変更

【補正内容】

【請求項4】 第1主面と第2主面とを有する第1導電型の第1の半導体層と、

前記第1の半導体層の前記第1主面上に形成された第2 導電型の第2の半導体層と、

前記第1の半導体層の前記第2主面上に選択的に形成された第2導電型の第1の半導体領域と、

前記第1の半導体領域表面に選択的に形成された前記第 1の半導体層より低抵抗の第1導電型の第2の半導体領域と

前記第1の半導体領域及び前記第2の半導体領域の一方側面に形成された第1の絶縁膜と、

前記第1の絶縁膜上に形成された第1の制御電極と、 前記一方側面に対向する前記第1及び第2の半導体領域 の他方側面に形成された第2の絶縁膜と、

前記第2の絶縁膜上に形成された第2の制御電極と、 前記第1及び第2の絶縁膜に共に接するように、前記<u>第</u>

2の半導体領域表面に選択的に形成され、該第1及び第2の絶縁膜に沿って並んだ複数の独立した離散的な領域よりなる第2導電型の第3の半導体領域と、

前記第1及び第2の制御電極とは独立し、前記第2及び 第3の半導体領域に接して形成された第1の主電極と、 前記第2の半導体層に接して形成された第2の主電極 と、

を備えた半導体装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0002

[補正方法] 変更

【補正内容】

[0002]

【従来の技術】図30は従来の半導体装置の構造を示す 平面図、図31は従来の半導体装置の構造を示す斜視断 面図である。図31は図30におけるX-X斜視断面図 であり、断面構造を分かりやすくするため制御電極等の 一部を省いている。図30及び図31において、1はn - エピタキシャル層、2はp 基板、3はn エピタキ シャル層1の表面に形成された凸部、4はn-エピタキ シャル層 1 の表面に形成された凸部3の上面に形成され たn・拡散領域、5は凸部3及びn・拡散領域4の側面 に形成された絶縁膜、6は凸部3及びn・拡散領域4を 挟んで絶縁膜5の上に形成された一対の制御電極、7は n・拡散領域4の終端部のn-エピタキシャル層1に形 成されたp・拡散領域、8はp・拡散領域7の一部、n ・ 拡散領域4の一部及び制御電極6の上に形成された絶 縁膜、9はn・拡散領域4及びp・拡散領域7にコンタ クトするように形成され他の部分とは絶縁膜8で分離さ れているA1-Si電極、10はp、基板2にコンタク トしている金属電極である。

【手続補正4】

【補正対象書類名】明細書

[補正対象項目名] 0004

【補正方法】変更

【補正内容】

【0004】次に、電極9に対する制御電極6の電位を上げていくと、前記ポテンシャルバリアーは消失し、電極9から電極10に向かって電子12が流れ始める。これと同時にp・基板2からホール11が注入され、n-エピタキシャル層1で伝導度変調を起こす。図33に示すように、注入されたホール11は、n-エピタキシャル層1もしくはn・拡散領域4で再結合するか、または

p・拡散領域7に吸収される。とのようにして、半導体 装置がターンオンすることができる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】また、第3の発明に係る半導体装置は、第 1主面と第2主面とを有する第1導電型の第1の半導体 層と、前記第1の半導体層の前記第1主面上に形成され た第2導電型の第2の半導体層と、前記第1の半導体層 の前記第2主面上に選択的に形成された第2導電型の第 1の半導体領域と、前記第1の半導体領域の表面に選択 的に形成された前記第1の半導体層より低抵抗の第1導 電型の第2の半導体領域と、前記第1の半導体領域及び 前記第2の半導体領域の一方側面に形成された第1の絶 **縁膜と、前記第1の絶縁膜上に形成された第1の制御電** 極と、前記一方側面に対向する前記第1及び第2の半導 体領域の他方側面に形成された第2の絶縁膜と、前記第 2の絶縁膜上に形成された第2の制御電極と、前記第2 の半導体領域の表面に前記第1の絶縁膜に接して選択的 に形成された第2導電型の第3の半導体領域と、前記第 2の半導体領域の表面に前記第2の絶縁膜に接して選択 的に形成された第2導電型の第4の半導体領域と、前記 第1及び第2の制御電極とは独立し、前記第2、第3及 び第4の半導体領域に接して形成された第1の主電極 と、前記第2の半導体層に接して形成された第2の主電 極とを備えて構成されている。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

#### 【補正内容】

【0013】また、第4の発明に係る半導体装置は、第 1主面と第2主面とを有する第1導電型の第1の半導体 層と、前記第1の半導体層の前記第1主面上に形成され た第2導電型の第2の半導体層と、前記第1の半導体層 の前記第2主面上に選択的に形成された第2導電型の第 1の半導体領域と、前記第1の半導体領域表面に選択的 に形成された前記第1の半導体層より低抵抗の第1導電 型の第2の半導体領域と、前記第1の半導体領域及び前 記第2の半導体領域の一方側面に形成された第1の絶縁 膜と、前記第1の絶縁膜上に形成された第1の制御電極 と、前記一方側面に対向する前記第1及び第2の半導体 領域の他方側面に形成された第2の絶縁膜と、前記第2 の絶縁膜上に形成された第2の制御電極と、前記第1及 び第2の絶縁膜に共に接するように、前記第2の半導体 領域表面に選択的に形成され、該第1及び第2の絶縁膜 に沿って並んだ複数の独立した離散的な領域よりなる第 2 導電型の第3の半導体領域と、前記第1及び第2の制 御電極とは独立し、前記第2及び第3の半導体領域に接 して形成された第1の主電極と、前記第2の半導体層に 接して形成された第2の主電極とを備えて構成されてい る。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

[0024]

【実施例】以下、この発明の第1実施例について図1万 至図5を用いて説明する。図1及び図2はこの発明の第 1実施例による半導体装置の構造を示す平面図及び断面 図である。図において、1はn エピタキシャル層、2 はp・基板、3はn-エピタキシャル層1の表面に形成 された凸部、4は凸部3の上面に形成されたn・拡散領 域、5はn~エピタキシャル層1の凸部3の下面と左右 の側面及びn, 拡散領域4の左右の側面に形成された絶 縁膜、6は凸部3の左右にある2つのゲート電極、8は 絶縁膜、7はn・拡散領域4の終端部に設けられたp・ 拡散領域、13はn・拡散領域4の表面に絶縁膜5に接 するように形成されたp・拡散領域、9はn・拡散領域 4及びp・拡散領域13にコンタクトするように形成さ れたAl-Si電極、10はp\*基板2にコンタクトし ている金属電極である。なお、図1には、この発明の構 造を分かりやすくするために電極9及び絶縁膜8を除い た平面図を示し、図2には、図1のY-Y断面図を、図 1で省かれていた電極等も記載して示してある。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0033

【補正方法】変更

【補正内容】

【0033】次に、この発明の第3実施例について図9を用いて説明する。図9はこの発明の第3実施例による半導体装置の断面図である。図において、15はp・基板2の表面に形成されたn・領域、16はp・基<u>板2上</u>に形成されたn・半導体層である。そして、金属電極10は、p・基板2とn・領域15の両方にコンタクトしている。なお、他の第1実施例と同一符号は第1実施例と同一もしくは相当部分を示す。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

【0034】図9に示した半導体装置の電極9に対する電極10の電位を上げた状態で、電極9に対する制御電極6の電位を下げていくと、<u>電極6</u>の間のn<sup>-</sup> エピタキシャル層1の凸部3に、空乏化により電子のエネルギー

に対してポテンシャルバリアーが生じるため、電極9から電極10に向かって電子が流れなくなる。空乏層が n・半導体層16に達している場合には、n・半導体層16は空乏層が p・基板2に達するのを防ぐ機能を持つ。そして、他の実施例に n・半導体層16を用いても同様の効果を奏する。このようにして電流阻止状態にすることができる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0038

【補正方法】変更

【補正内容】

【0038】次に、この発明の第4実施例について図1 0を用いて説明する。図10はこの発明の第4実施例に よる半導体装置の断面図である。図において、17は<u>絶 縁膜5</u>とn エビタキシャル層1との間に形成されたp 拡散領域である。なお、他の第1実施例と同一符号は第 1実施例と同一もしくは相当部分を示す。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0039

【補正方法】変更

【補正内容】

【0039】図10に示した半導体装置の電極9に対す る電極10の電位を上げた状態で、電極9に対する制御 電極6の電位を下げていくと、電極6の間のn-エピタ キシャル層 1 の凸部 3 に、空乏化により電子のエネルギ ーに対してポテンシャルバリアーが生じるため、電極9 から電極10に向かって電子が流れなくなる。このよう にして電流阻止状態にすることができる。このときァ拡 散領域17は絶縁膜5とn⁻ エピタキシャル層1の間の 電界を緩和するので半導体装置がターンオフしたときの 耐圧がより出やすくなる。この様子を図11に示す。図 11 (a) がp拡散層17がない場合の制御電極6付近 の等電位線、図11(b)がp拡散層17がある場合の 制御電極6付近の等電位線、図11(c)がp拡散層1 7がない場合のA-A'に沿った電界の分布を示す図、 図11(d)がp拡散層17がある場合のB-B'に沿 った電界の分布を示す図である。この図は理解を助ける ための概略図である。そして、この図から分かるように 制御電極6の深さを浅くしても耐圧が確保できるように なる。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0043

【補正方法】変更

【補正内容】

【0043】図12に示した半導体装置の電極9に対する電極10の電位を上げた状態で、電極9に対する制御電極6の電位を下げていくと、電極6の間のn-エピタ

キシャル層1の凸部3に、空乏化により電子のエネルギーに対してポテンシャルバリアーが生じるため、電極9から電極10に向かって電子が流れなくなる。このようにして電流阻止状態にすることができる。このときp<sup>-</sup>領域18は空乏層がn<sup>-</sup>拡散領域4に達するのを防ぐ効果があるので、制御電極6の電圧をあまり下げる必要がなくなり、ノーマリーオフも可能である。<u>つまり</u>p<sup>-</sup>領域18の不純物濃度を上げた場合に、p<sup>-</sup>領域18とn-エピタキシャル層1の間で直接耐圧が保持できること、すなわちポテンシャルバリアーをつくらずに電流阻止状態にすることが可能となる。そして、n<sup>-</sup>エピタキシャル層1の表面に形成された凸部3をなくした例を図13に示す。このように半導体装置を薄く構成することができる。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0044

【補正方法】変更

【補正内容】

【0044】次に、電極9に対する制御電極6の電位を 上げていくと、前記ポテンシャルバリアーは消失し、電 極9から電極10に向かって電子が流れはじめる。との 時、p~ 領域18が完全に空乏化している場合はn~ 拡 散領域4とp- 領域18の接合全体から電子の注入が起 とる。一方、p 類域18が完全に空乏化していない場 合でもp- 領域18の制御電極6に対面した部分がn反 転して、電子電流がこのn反転層を通ってながれること も可能である。これと同時に、p\* 基板2からホール1 1が注入され、n エピタキシャル層1で伝導度変調を 起こす。注入されたホール11は、ほとんど全てn-エ ピタキシャル層 1、p 領域 18もしくはn 半導体領 域4で再結合するので、十分に伝導度変調を起こすこと ができる。この構造の場合は、npnpのサイリスタ構 造になっているのでラッチ特性を示すことも考えられ る。とのようにして、半導体装置をターンオンすること ができる。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0048

【補正方法】変更

【補正内容】

【0048】このように、第1実施例の半導体装置とは、n<sup>-</sup> 拡散領域4に形成されたp<sup>+</sup>拡散領域が異なっている。すなわち、第1実施例では、断面図(図2)の凸部3の左右に形成されている絶縁膜5に沿って形成されたp<sup>+</sup> 拡散領域13であり、第6実施例では、断面図(図16)の凸部3の左右に形成されている絶縁膜5に共に接して形成されたp<sup>+</sup> 拡散領域20である。しかし、動作及び効果については、第1実施例と基本的に同様であるが、第1実施例では凸部3の幅が電極9とp<sup>+</sup>

拡散領域13とのコンタクトの余裕によって制限されるが、第6実施例ではコンタクトの余裕をみる必要がないので、凸部3をより細かく形成することが可能となる。このととによって、ターンオフ時のポテンシャルバリアの形成が容易になり、ターンオフスピードをさらに速くし、ターンオフロスをさらに少なくすることができる。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0052

【補正方法】変更

【補正内容】

【0052】次に、図23に示すように、n エビタキシャル<u>層32上</u>にレジストを形成したのち、レジストをマスクとしてn型の不純物を注入し、レジスト除去後、アニールを行って、n が拡散領域33を形成する。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0060

【補正方法】変更

【補正内容】

[0060]

【発明の効果】以上のように、請求項1記載の発明によれば、半導体装置が第2導電型の第2の半導体領域と第2導電型の第3の半導体領域とを備えて構成されており、前記第2の半導体領域及び第3の半導体領域は、半

導体装置をターンオフするとき、第1の半導体領域に形成される反転層を通して注入されたキャリアを引き抜く役割を果たすので、キャリアが引き抜かれるときの抵抗が小さく、引き抜かれるキャリアが移動する距離が短くなり、スイッチングロスが小さく、かつスイッチングスピードも速くなる。そして、第1の半導体領域の全体がターンオンとターンオフに使われるため、オン電圧の上昇を防ぐことができる。従って、従来トレードオフの関係にあったスイッチングロスの逓減及びスイッチングスピードの高速化とオン電圧の低下を同時に実現することができるという効果がある。

【手続補正17】

[補正対象書類名] 明細書

【補正対象項目名】0063

【補正方法】変更

【補正内容】

【0063】さらに、半導体装置が第2導電型の第1の半導体領域を備えており、前記第2導電型の第1の半導体領域と第1導電型の第1の半導体層の間で直接耐圧を保持するため半導体装置を薄くすることができるという効果がある。また、例えば第1の半導体領域の不純物濃度を調整することにより、第1及び第2の制御電極をバイアスしない状態で半導体装置をオフ状態にすることができるという効果がある。